测试数字逻辑器件中实时有限状态机的方法

摘要

本发明公开了一种测试数字逻辑器件中实时有限状态机的方法，包括步骤：S1，减少测试案例、完成测试案例的编制，并生成测试序列；S2，按照全自动测试方式进行测试，生成测试结果；S3，采集测试结果，发送给上位机。其中，所述步骤S1具体包括：S1-1，从上电复位的初始状态S₁开始，遍历该状态所有触发输入条件I₁个，检查状态转移是否正确；S1-2，对初始状态按照正常触发方式转移的下一个状态S_i，遍历所有触发输入条件I_i个，检查状态转移是否正确；S1-3，按照步骤S1-2的方式，对所有N个状态进行测试。S1-4，对于所述触发输入条件中的时间约束值，进行离散化处理。该发明能够解决测试案例数量爆炸的问题，大大提高测试效率。