循环器链存储器命令和地址总线拓扑

摘要

本发明的实施例提供一种存储器命令和地址(CA)总线体系结构，它可适应更高的CA数据输出频率，而且信号降级减小。对于本发明的一个实施例，CA信号被路由到双DIMM/通道存储器总线设计的两个双列直插存储模块(DIMM)中第一个。然后CA信号被分为若干分量，其中各CA信号分量通过第一DIMM上的一组动态随机存取存储器(DRAM)芯片顺序路由。然后CA信号分量被重组并路由到第二DIMM。重组的CA信号则再次分为若干分量，其中各CA信号分量通过第一DIMM上的一组动态随机存取存储器(DRAM)芯片顺序路由，然后CA信号分量被重组。在一个实施例中，在通过各DRAM进行路由之后，CA信号端接于DIMM。