全数字解调中并行插值位同步系统及同步方法

摘要

全数字解调中并行插值位同步系统及同步方法，(1)将输入的2路并行采样数据K1、K2分别依次延迟三个时钟周期，得到K1_d1、K1_d2、K1_d3和K2_d1、K2_d2、K2_d3；(2)分别对上述采样数据及u_k进行插值处理；(3)将指示有效信号延迟至上述插值处理得到结果的时刻，并根据该指示有效信号对步骤(2)中的插值处理结果进行抽取，得到符号的最大点和符号穿越点，并将符号的最大点输出；(4)根据步骤(3)中得到的符号的最大点和符号穿越点计算定时误差，并对该定时误差进行滤除噪声并调整幅度处理后得到NCO控制信号；(5)根据上述NCO控制信号确定指示有效信号及代表符号最大点与前一采样点的间隔u_k，进入下一时钟周期，从步骤(1)开始执行。