4电平逻辑解码器以及解码4电平输入数据信号的方法

摘要

本发明涉及用于将n个4电平输入数据信号解码成n个2比特信号的4电平逻辑解码器。4电平逻辑解码器包括n个解码电路(120)，其中每个解码电路均包括用来所述将4电平输入数据信号与时钟信号和1比特数据信号进行比较的比较电路(125)。根据比较结果，所述4电平输入数据信号中代表了时钟信号、1比特数据信号、和所述4电平输入数据信号静态值之一的数据比特值的信号被提供至解码逻辑电路(138)。根据这些信号，所述解码逻辑电路(138)随后产生2比特输出数据信号。利用可由HDL建模的简单逻辑器件电路，所述4电平逻辑解码器可很容易地实现。