基于FPGA的具有并行处理结构的高速伺服控制器

摘要

本发明公开的基于FPGA的具有并行处理结构的高速伺服控制器包括现场可编程逻辑门阵列(FPGA)，两个A/D转换器，D/A转换器，晶振、键盘模块、显示模块、FLASH存储器、SDRAM存储器和EEPROM存储器，其中现场可编程逻辑门阵列包括两个A/D转换控制模块，D/A转换控制模块，用于控制计算的核心控制模块、时钟模块、两个双口RAM和软核处理器。该伺服控制器可以实现PID控制计算的硬件化以及A/D转换、控制计算和D/A转换的流水线化并行处理，显著缩短了控制周期；实现软核处理器对核心控制模块的监控和人机交互，具有极快的运算速度和高度的灵活性，可广泛应用于工业自动化领域的伺服控制系统中，适用范围广。