SRAM全加器及多比特SRAM全加器

摘要

本发明公开了一种SRAM全加器及多比特SRAM全加器，所述SRAM全加器包括数据写入电路、灵敏放大器和逻辑运算电路；所述数据写入电路用于写入逻辑数、第一操作数和第二操作数，并根据所述逻辑数、所述第一操作数和所述第二操作数输出电压数据；所述灵敏放大器用于根据所述电压数据生成电平信号；所述逻辑运算电路用于根据所述电平信号输出表征所述第一操作数和所述第二操作数的和的和信号。本申请基于SRAM实现数据的存储和基本的布尔运算，配合一定的逻辑电路，实现全加器的功能，不需要额外的参考电路，且对存储器的读写操作通路分开，提高了稳定性和可靠性。