一种集成电路设计多方案选择电路

摘要

该发明为一种集成电路设计多方案选择电路，通过位置选择寄存器、方案选择寄存器及译码控制等逻辑电路的组合设计，采用逻辑选择的方法，实现集成电路在线设计方案及设计参数的选择、对比及修改。该发明内部定义了位置选择寄存器与方案选择寄存器，并根据不同电路对PAD个数的不同要求，采用并行或串行方式进行寄存器设置。然后通过对这两个寄存器的译码输出对应的选择控制信号，最终通过MOS开关管进行方案选择。该发明在一块电路上可方便实现多个方案的对比，且可排除不同芯片间的工艺偏差对方案选择带来的干扰。相比较传统的FIB方法，成本低，实现可靠，可以方便地完成优化电路参数，比较不同设计方案性能的工作。