一种基于FPGA的DMA读操作实现方法、FPGA设备以及通信系统

摘要

本发明提供一种基于FPGA的DMA读操作实现方法、FPGA设备以及通信系统，所述方法包括：执行DMA读操作时，根据DMA读操作的有效起始地址、有效结束地址、主机配置的DMA读操作基地址以及预设地址对齐方式生成DMA读请求发送给主机，所述DMA读请求包括至少一个TLP请求包；接收主机返回的至少一个TLP完成包，根据预设排序处理位宽对各个TLP完成包进行排序处理，并删除TLP完成包中冗余的数据。本发明对于随机地址的内存，可以根据不同的接口位宽，采用不同的地址对齐方式进行数据的读取，简便了对数据的排序处理，而且在排序处理后，再进行冗余数据的删除和有效数据的重新排列，最终得到完整的有效数据；大大降低了任意内存地址数据读取的开发难度，工程结构清晰。