在处理器中用于减少功耗的微变换检测缓冲器及微标记符

摘要

一种处理器(10)包括高速缓存存储器(cache)(16)、第一变换检测缓冲器(Translation Look-aside Buffer；TLB)(30)以及标记符电路(tag circuit)(36)。该高速缓存存储器包括用于存储多条高速缓存线的数据存储器(20)，以及用于存储多个标记符的标记符存储器(22)。这些标记符中的每一个标记符分别对应这些高速缓存线中的一条高速缓存线。该第一TLB(30)存储虚拟地址的多个页面部分，该页面部分用于识别多个虚拟页面，这些虚拟页面的物理地址存储在该第一TLB(30)中。该标记符电路(36)被设定为用于识别一条或一条以上的多条高速缓存线，这些高速缓存线存储在该高速缓存存储器(16)中以及在该多个虚拟页面内。为响应该第一TLB(30)中第一虚拟地址的击中及该标记符电路(36)中该第一虚拟地址的击中，该标记符电路(36)被设定为用于阻止在该高速缓存存储器中(16)的标记符存储器(22)作读取。