首页> 中国专利> 用于电路设计优化的方法和系统

用于电路设计优化的方法和系统

页面导航

摘要
著录项
相似文献

摘要

在本发明的一个实施例中，提供了用于对电路设计(102)进行布局和布线的处理器实施方法。为电路设计生成第一个网表。为目标IC上的第一网表(106)执行布局(108)以产生第一布局设计(110)。对第一布局设计执行(112)一组优化。该组优化被记录(114)在优化历史文件(116)中。对第一网表执行(118/202)优化历史文件中指定的一个或多个优化，以产生不同于第一网表的第二网表。对目标IC上的第二网表执行(206)布局以产生不同于第一布局设计的第二布局设计(208)。第二布局设计的网络被布线(210)以产生布局和布线电路设计。

著录项

公开/公告号CN108140067B

专利类型发明专利
公开/公告日2021-08-31

原文格式PDF
申请/专利权人赛灵思公司;
展开▼

申请/专利号CN201680057930.8
发明设计人 R·阿加沃尔;Z·王;R·刘;S·达斯;
展开▼

申请日2016-09-01
分类号G06F30/392(20200101);G06F30/398(20200101);G06F30/394(20200101);G06F30/34(20200101);
代理机构11517 北京市君合律师事务所;
代理人毛健;顾云峰
地址美国加利福尼亚州
入库时间 2022-08-23 12:24:33

相似文献

专利
中文文献
外文文献

1. 用于电路设计优化的方法和系统 [P] . 中国专利： CN108140067B . 2021.08.31
2. 一种集成电路版图设计优化方法和系统 [P] . 中国专利： CN109740277A . 2019-05-10
3. Method for fabricating integrated circuits with patterned thermal adjustment layers for design optimization [P] . 美国专利： US8912104B1 . 2014-12-16

机译：用于设计优化的具有图案化热调节层的集成电路的制造方法
4. METHOD AND APPARATUS FOR THE SIMULTANEOUS MULTI-LEVEL AND/OR MULTI-SIMULATOR DESIGN OPTIMIZATION OF ELECTRONIC CIRCUITS [P] . 美国专利： US2010049495A1 . 2010-02-25

机译：用于电子电路的同时多级和/或多仿真器设计优化的方法和装置
5. METHOD AND APPARATUS FOR THE SIMULTANEOUS MULTI-LEVEL AND/OR MULTI-SIMULATOR DESIGN OPTIMIZATION OF ELECTRONIC CIRCUITS [P] . 世界知识产权组织专利： WO2008040748A1 . 2008-04-10

机译：用于电子电路的同时多级和/或多仿真器设计优化的方法和装置