第四代双倍数据率内存的输入输出驱动器

摘要

本发明公开了第四代双倍数据率内存的输入输出驱动器，包含预驱动器、上拉电路与下拉电路。该预驱动器耦接于第一高电位端与低电位端之间，提供第一与第二预驱动信号。该上拉电路包含：驱动PMOS晶体管，耦接于第二高电位端与上拉电阻之间，依据该第一预驱动信号以运作，该第二高电位端之电压不大于该第一高电位端之电压；以及该上拉电阻，耦接于该驱动PMOS晶体管与输出垫之间。该下拉电路包含：驱动NMOS晶体管，耦接于该低电位端与迭接NMOS晶体管之间，依据该第二预驱动信号以运作；该迭接NMOS晶体管耦接于该驱动NMOS晶体管与下拉电阻之间，依据偏压以运作；以及该下拉电阻，耦接于该迭接NMOS晶体管与该输出垫之间。