低复杂度的码率兼容的5G LDPC编码方法和编码器

摘要

本发明提供了一种低复杂度的码率兼容的5G LDPC编码方法和编码器，解决了传统编码器不能兼容5G标准下所有校验矩阵的问题。编码方法将奇偶校验矩阵分为六个子矩阵计算校验位，根据奇偶校验矩阵与码字关系推出校验向量公式，通过设定参数、初始化、计算第一、第二奇偶校验码元、打孔、拼接得到码字，计算复杂度低，利于硬件实现。编码器采用RAM替代寄存器实现循环移位，通过编码器控制模块分别控制校验矩阵存储模块、基于RAM的校验位计算模块、码字打孔和拼接模块形成全局互联模块实现编码，大大减少硬件资源，降低复杂度，提高吞吐率，实现码率兼容。本发明适用于需要兼容不同的校验矩阵且规模较大，对硬件资源消耗要求小的情况。