基于Intel平台时序启动信号控制方法、装置及系统

摘要

本发明实施例公开了一种基于Intel平台时序启动信号控制方法、装置、系统、设备及计算机可读存储介质。其中，CPLD在电源芯片输出工作正常信号有效时，根据用户预先基于平台需求自定义的延迟时间进行计时，在计时结束后，且满足信号输出的场景下向Intel平台输出平台电压正常信号。本申请取代了硬件上采用延时芯片来实现平台电压正常信号的延迟输出功能，降低了系统硬件设计复杂程度，减少系统所需硬件器件，从而降低系统成本；此外，用户可根据不同平台进行延时时间调整，降低了因设计错误导致研发过程中改版的风险，提升了系统的可操作性和可维护性，还增加了逻辑上通过平台电压正常信号操作Intel平台的可能性。