基于FPGA的小型化同步授时和数据传输装置及应用

摘要

本发明公开了一种基于FPGA的小型化同步授时和数据传输装置，所述装置包括：串行解串器，用于将数据时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；FPGA，用于转发接收的同步时钟和传输数据至多个从装置，控制多个装置的同步采样，还用于对多个从装置上传的传输数据封装后转发至所述串行解串器；同步授时接口，用于实现所述FPGA与多个从装置之间同步时钟的传输；数据收发接口，用于实现所述FPGA与多个从装置之间传输数据的传输。该装置减小整个系统工程的尺寸和复杂度，提高长距离传输情况下的系统性能。