基于Virtex架构的FPGA芯片二倍线故障测试法

摘要

本发明涉及基于Virtex架构的FPGA芯片二倍线故障测试法，包括：配置逻辑单元将相邻行或者相邻列的二倍线连接起来，其中起始的配置逻辑单元将IO的输入和二倍线的输入连接起来，终止的配置逻辑单元将IO的输出和二倍线的输出连接起来；配置逻辑单元将东向(E2BEG)和西向(W2BEG)的二倍线首尾连接起来，或者将南向(S2BEG)和北向(N2BEG)的二倍线首尾连接起来。采用本发明的方法通过一次配置，可以进行二倍线故障测试，提高测试效率和故障覆盖率；经过多次配置，还可以定位某行或某列的某根二倍线出现了故障。