一种应用于集成电路的静电放电ESD保护电路

摘要

本发明公开了一种应用于集成电路的静电放电ESD保护电路。本发明公开的静电放电ESD保护电路包括：主ESD保护电路、电阻和从ESD保护电路；其中，主ESD保护电路中至少包括一个高压N沟道MOS管，该高压N沟道MOS管的栅极、源极和体端连接到地，该高压N沟道MOS管的漏极连接集成电路芯片的引脚焊盘PAD；从ESD保护电路中至少包括一个低压N沟道MOS晶体管，该低压N沟道MOS管的栅极、源极和体端连接到地，该低压N沟道MOS管的漏极通过所述电阻连接到高压N沟道MOS管的漏极，并连接到集成电路芯片内部被保护的电路。本发明能够实现一种漏电电流较小的ESD保护电路，降低系统功耗，更好地满足低功耗系统的应用要求。