基于逐次逼近算法的ADC自校正电路

摘要

本发明公开一种基于逐次逼近算法的ADC自校正电路，包括：编码电路、分压电阻串、比较器阵列、多路选择开关、第一数模转换器、基准电路、控制寄存器及数据寄存器，编码电路的输入端与比较器阵列的输出端相连，比较器阵列中每一比较器的正相输入端均与多路选择开关的动端相连，比较器阵列中每一比较器的反相输入端对应连接于分压电阻串中每两相邻的电阻之间，比较器阵列的使能端与控制寄存器相连，多路选择开关的第一不动端用于接收一模拟信号、第二不动端与第一数模转换器的输出端相连、控制端与控制寄存器相连，所述基准电路与分压电阻串及比较器阵列均相连，用于将分压电阻串的中间电平和电压范围校正到和第一数模转换器的输出一致。