基于精简指令集计算机结构的解码异常检测方法以及装置

摘要

本发明的实施例提出一种基于精简指令集计算机结构的解码异常检测装置，至少包含异常寄存器、执行级及计数单元。执行级耦接至异常寄存器，用以于每一时钟周期执行码流错误检测，一旦发现码流发生错误且无法纠错时，将异常寄存器中的值设为逻辑“1”，用以指示发生不可恢复的码流错误，并且忽略目前指令而不执行。计数单元耦接于异常寄存器及执行级之间，包含计数器，于每一时钟周期检查异常寄存器中的值是否为逻辑“1”；如果异常寄存器中的值为逻辑“1”，将计数器设为执行级需要忽略的指令数目。