一种基于FPGA的防止继电保护误动作的方法及系统

摘要

本发明提供了一种基于FPGA的防止继电保护误动作的方法及系统，CPU周期性的向FPGA发送保护启动/出口数据，当FPGA检测到保护启动/出口数据有效时控制启动/出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护启动/出口状态信号有效，控制启动/出口继电器动作；或者无效时，计时且持续设定的时间后，控制启动/出口继电器不动作。提高了保护启动/出口数据的正确率和继电保护动作的可靠性，且直接通过FPGA发出保护启动、出口信号，不再经出口插件，减少了数据的多层传递，提高了继电保护的速动性、可靠性和正确性；而且对保护数据周期性的判断，逻辑简单，省去了繁琐的信号内容解析，节省FPGA内部资源。