一种防御差分功耗分析的静态随机存储器

摘要

本发明公开了一种防御差分功耗分析的静态随机存储器，包括复制位线电路、译码器、地址锁存电路、时钟电路、n位存储阵列、n位数据选择器、n位输入电路和n位输出电路，输出电路包括灵敏放大器和数据锁存电路，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管构成灵敏放大器，两个或非门、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管构成数据锁存电路；优点是在读取数据时每个工作周期的功耗都保持基本一致，具有较强的防御差分功耗分析能力。