锁存电路、非易失性存储器件及集成电路

摘要

一种锁存电路可包括：多个锁存器，其被配置成响应于供应至上拉供电节点及下拉供电节点的电力而操作；延迟单元，其被配置成通过延迟第一重设信号及第二重设信号来产生第一延迟的重设信号及第二延迟的重设信号；供电单元，其被配置成响应于激活的第一重设信号或激活的第二重设信号而将同样的电力供应至该上拉供电节点及该下拉供电节点；第一重设单元，其被配置成响应于该第一延迟的重设信号而将多个锁存器重设至第一电平；及第二重设单元，其被配置成响应于该第二延迟的重设信号而将该多个锁存器重设至第二电平。