一种与16位微处理器应用系统连接的定时器IP核及其实现定时器定时控制的方法

摘要

一种与16位微处理器应用系统连接的定时器IP核，包括数据输入输出与命令字分解存储控制模块，脉冲50分频器，定时处理控制模块，定时器溢出标志控制模块和输入门控选择控制模块；本发明应用FPGA设计定时器IP核硬连接控制电路，定时器IP核有15个16位定时器，其中14个能够组成7个32位定时器，一个命令字设置一个定时器的工作模式，定时基准时钟分频倍数，工作状态控制；本发明除16位微处理器对定时器进行功能和状态设置、定时参数传输、读定时当前值操作之外，不占用16位微处理器程序执行时间；每个16位/32位定时器具有自动重新装载定时参数功能，提高了定时精度；能够满足数量众多定时器定时与定时控制系统的需求。