比较型逻辑电路及与其它型逻辑电路兼容形式

摘要

本发明公开了一种比较型逻辑电路及与其它型逻辑电路兼容形式，基本结构是晶体管1的发射极同晶体管2的基极相接构成节点7，节点7接电阻4形成第一输入端B，晶体管2的发射极同晶体管1的基极相接构成节点6，节点6接电阻3形成第二输入端A，晶体管1和晶体管2的集电极相接，构成节点8，节点8接电阻5，电阻5的另一端接电源Vcc，节点8与电阻5之间引一线为输出端M，组合成一个“量化符合逻辑电路”，简称为“符合电路”。本发明具有多种逻辑变化的可改变逻辑功能，同时能够实现“能随机编程的逻辑器件”和“在线编程”的逻辑器件。