非易失性存储器中的自然阈值电压分布压缩

摘要

在非易失性存储器系统中，基于编程速度的减缓措施，例如提高的位线被施加至更快编程存储元件。执行使用来回字线顺序的多阶段编程操作，在该多阶段编程操作中，编程速度数据在给定字线的一个编程阶段中被存储于锁存器中并且从锁存器中被读取以用于给定字线的后续编程阶段。通过检测许多存储元件何时达到指定的检验电平，对基于存储元件的自然阈值电压分布的额外编程脉冲数目进行计数，以及随后执行用于分开更快编程存储元件和更慢编程存储元件的读取操作，可以区分更快编程存储元件和更慢编程存储元件。可以在不同编程阶段中调整漏极侧选择栅极电压以适应不同的位线偏压电平。