功率减小逻辑和非破坏性锁存电路以及应用

摘要

本发明的名称是“功率减小逻辑和非破坏性锁存电路以及应用”。在一些实施例中，提供了一种逻辑电路，其具有带有门输入的多个门。还提供有耦合到逻辑电路的一个或多个锁存电路，用于当处于操作模式时提供操作数据并且在睡眠模式期间使门输入中的至少一些位于使泄漏减少的值。另外还提供了非破坏性锁存电路的实施例，这可以用于实现正如所述的锁存电路。其它的实施例也公开了和/或在这里要求了。