增强型PF-CDPD与门电路

摘要

本发明提出了一种增强型PF-CDPD“与”门电路及一种可适用于CAM(Content Addressable Memory)等结构的log₂型匹配线电路，该增强型PF-CDPD“与”门电路包括反馈管，n个下拉晶体管以及由时钟信号驱动的时钟晶体管，该时钟晶体管将n个下拉晶体管分为上下两部分。本发明的增强型PF-CDPD“与”门电路能够增加预充电阶段存储的电荷量，使一级PF-CDPD“与”门电路上可以串联更多的NMOS管，从而减少字电路的门级数，减小字电路延迟。本发明的log₂型匹配线电路由多级门电路构成，在数据位数较宽时能大大缩减组成字电路的门的级数，提高电路的工作速度，且连线复杂度低，利于工程实现。本发明的匹配线电路所有的log₂型匹配线电路同时启动，能够大大缩减组成字电路的门的级数，进一步提高速度。