CIS器件中超深光电二极管的制作方法、CIS器件

摘要

本申请公开了一种CIS器件中超深光电二极管的制作方法、CIS器件，涉及半导体制造领域。该方法包括在硅衬底上形成垫氧化层；在硅衬底中形成初始P型区和初始N型区；去除硅衬底表面的垫氧化层；在硅衬底表面生长硅外延层，并在硅外延层中形成m组P型区和m组N型区，每组P型区分别与初始P型区对应，每组N型区分别与初始N型区对应，m为大于等于1的整数；硅衬底和硅外延层中的P型区和N型区构成光电二极管，光电二极管的深度大于等于3μm；解决了光电二极管的深度受工艺参数限制的问题；达到了增加CIS光电二极管的深度，提升小型化CIS器件光收集能力的效果。

说明书

技术领域

本申请涉及半导体制造领域，具体涉及一种CIS器件中超深光电二极管的制作方法、CIS器件。

背景技术

COMS图像传感器(CMOS Image Sensor，CIS)中，核心的器件是一个缓变结光电二极管，缓变结形成的空间电场体积越大，光电二极管收集光子的能力就越强。

但是，随着对器件小型化和低功耗的要求越来越高，CIS中光电二极管的面积不断被压缩，为了提高更小面积的光电二极管的光子收集能力，光电二极管的制作向纵向发展，即光电二极管的深度增加。

此外，对于波长较长的红光，尤其是近红外光，硅的吸收系数较低，也需要超深的光电二极管，通常深度在2μm以上。传统CIS中光电二极管是用光刻胶作为掩膜层，再通过离子注入的方式形成，但现有光刻胶的深宽比达到20：1已经是极限了。

发明内容

为了解决相关技术中的问题，本申请提供了一种CIS器件中超深光电二极管的制作方法、CIS器件。该技术方案如下：

第一方面，本申请实施例提供了一种CIS器件中超深光电二极管的制作方法，该方法包括：

在硅衬底上形成垫氧化层；

在硅衬底中形成初始P型区和初始N型区，初始P型区和初始N型区交替排列；

去除硅衬底表面的垫氧化层；

在硅衬底表面生长硅外延层，并在硅外延层中形成m组P型区和m组N型区，每组P型区分别与初始P型区对应，每组N型区分别与初始N型区对应，m为大于等于1的整数；

硅衬底和硅外延层中的P型区和N型区构成光电二极管，光电二极管的深度大于等于3μm。

可选的，在硅衬底表面生长硅外延层，并在硅外延层中形成m组P型区和m组N型区，包括：

根据光电二极管的深度需求，进行m次光电二极管加深工艺；光电二极管加深工艺包括硅外延层生长及在硅外延层中形成1组P型区和1组N型区；

每次形成的1组N型区与初始N型区对应，每次形成的1组P型区与初始P型区对应。

可选的，光电二极管加深工艺包括如下步骤：

生长第i层硅外延层；i为正整数；

在第i层硅外延层表面形成第i层垫氧化层；

通过光刻工艺定义第i组P型区图案，并通过离子注入工艺在第i层硅外延层中形成第i组P型区，第i组P型区与硅衬底中的初始P型区对应；

通过光刻工艺定义第i组N型区图案，并通过离子注入工艺在第i层硅外延层中形成第i组N型区，第i组N型区与硅衬底中的初始N型区对应。

可选的，在生长第i+1层硅外延层之前，方法还包括：

去除第i层垫氧化层。

可选的，第i层硅外延层的厚度为0.5μm至3μm。

可选的，硅外延层的材料为本征硅或P型硅或N型硅。

第二方面，本申请实施例提供了一种CIS器件，包括硅衬底和硅外延层，硅外延层位于硅衬底的上方；

光电二极管设置在硅衬底和硅外延层中，光电二极管的深度大于等于3μm。

本申请技术方案，至少包括如下优点：

通过在硅衬底中形成初始P型区和初始N型区，然后在硅衬底上方生长硅外延层，并在硅外延层中形成m组P型区和N型区，使用层叠形成光电二极管的P型区和N型区，增加光电二极管的深度，解决了光电二极管的深度受工艺参数限制的问题；达到了增加CIS光电二极管的深度，提升小型化CIS器件光收集能力的效果。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种CIS器件中超深光电二极管的制作方法的流程图；

图2是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图3是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图4是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图5是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图6是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图7是本申请实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图8是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图9是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图10是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图11是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图12是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图13是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图14是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图；

图15是本申请另一实施例提供的CIS器件中超深光电二极管的制作方法的实施示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

由于受到特征尺寸(CD)逐渐减小的限制，CIS器件中光电二极管的深度也会受到限制，为了更好地制作CIS器件所需的超深光电二极管，本申请实施例提供了一种CIS器件中超深光电二极管的制作方法，如图1所示，该方案至少包括如下步骤：

在步骤101中，在硅衬底上形成垫氧化层。

如图2所示，在硅衬底11上形成垫氧化层12。

在步骤102中，在硅衬底中形成初始P型区和初始N型区，初始P型区和N型区交替排列。

如图3所示，刻蚀垫氧化层12和硅衬底11，在硅衬底11上形成对准标记13。如图4所示，在垫氧化层12表面涂布光刻胶14，并利用带有P型区图案的掩膜版进行曝光，显影后，光刻胶层14中形成初始P型区图案15，再根据初始P型区图案15进行离子注入工艺，在硅衬底11中形成初始P型区16。

在初始P型区16形成后，去除硅衬底11上方的光刻胶14。

如图5所示，在垫氧化层12表面再次涂布光刻胶14，并利用带有N型区图案的掩膜版进行曝光，显影后，光刻胶层14中形成初始N型区图案17，再根据初始N型区图案17进行离子注入工艺，在硅衬底11中形成初始N型区18。

如图5所示，第一组中的P型区16和N型区18交替排列。

在初始N型区18形成后，去除硅衬底11表面的光刻胶14。

需要说明是的，初始N型区还可以在初始P型区之前形成。本申请实施例对P型区和N型区的生成顺序不作限定。

在步骤103中，去除硅衬底表面的垫氧化层。

通过湿法腐蚀工艺去除硅衬底表面的垫氧化层，如图6所示。

在步骤104中，在硅衬底表面生长硅外延层，并在硅外延层中形成m组P型区和N型区，每组P型区分别与初始P型区对应，每组N型区分别与初始N型区对应。

m为大于等于1的整数。

以m＝2为例，硅外延层中形成有2组P型区和N型区，第1组P型区位于初始P型区的正上方，第2组P型区位于第1组P型区的正上方，第1组N型区位于初始N型区的正上方，第2组N型区位于第1组N型区的正上方。

硅外延层根据P型区和N型区的组数，也可以看作具有m层。

硅外衬底和硅外延层中的P型区和N型区构成光电二极管，光电二极管中的深度大于等于3μm。

在一个例子中，m＝1，硅衬底11上生长有硅外延层21，硅外延层21中形成有P型区22和N型区23，硅外延层21中的P型区22和硅衬底11中的P型区16一一对应，硅外延层21中的N型区23和硅衬底11中的N型区18对应，如图7所示。

硅衬底11中的P型区16、硅外延层21中的P型区22与硅衬底11中的N型区16、硅外延层21中的N型区23共同构成CIS器件的超深光电二极管。

由于硅衬底上方又生长了硅外延层，并在硅外延层中形成P型区和N型区，可以令光电二极管的深度大于3μm。

综上所述，本申请实施例提供的CIS器件中超深光电二极管的制作方法，通过在硅衬底中形成初始P型区和初始N型区，然后在硅衬底上方生长硅外延层，并在硅外延层中形成m组P型区和N型区，使用层叠结构形成光电二极管的P型区和N型区，增加光电二极管的深度，解决了光电二极管的深度受工艺参数限制的问题；达到了增加CIS光电二极管的深度，提升小型化CIS器件光收集能力的效果。

在CIS器件的光电二极管形成后，继续在衬底上进行CIS器件制造的后续工艺，比如：浅沟槽隔离工艺、多晶硅形成工艺、侧墙形成工艺、通孔形成工艺、金属化工艺等。

本申请实施例提供了一种CIS器件，包括硅衬底和硅外延层，光电二极管设置在硅衬底和硅外延层中，光电二极管的深度大于等于3μm。

硅外延层位于硅衬底的上方；光电二极管的P型区和N型区贯穿硅外延层，并延伸至硅衬底中。

本申请另一实施例提供了一种CIS器件中超深光电二极管的制作方法，该方法至少包括如下步骤：

在步骤201，在硅衬底上形成垫氧化层。

该步骤在上述步骤101中进行了阐述，这里不再赘述。

在步骤202中，在硅衬底中形成初始P型区和初始N型区，初始P型区和N型区交替排列。

该步骤在上述步骤102中进行了阐述，这里不再赘述。

在步骤203中，去除硅衬底表面的垫氧化层。

该步骤在上述步骤103中进行了阐述，这里不再赘述。

在步骤204中，根据光电二极管的深度需求，进行m次光电二极管加深工艺；光电二极管加深工艺包括硅外延层生长及在硅外延层中形成1组P型区和1组N型区。

每次形成的1组N型区与初始N型区对应，每次形成的1组P型区与初始P型区对应。

光电二极管加深工艺包括如下步骤：

步骤41，生长第i层硅外延层。

步骤42，在第i层硅外延层表面形成第i层垫氧化层。

步骤43，通过光刻工艺定义第i组P型区图案，并通过离子注入工艺在第i层硅外延层中形成第i组P型区，第i组P型区与硅衬底中的初始P型区对应。

步骤44，通过光刻工艺定义第i组N型区图案，并通过离子注入工艺在第i层硅外延层中形成第i组N型区，第i组N型区与硅衬底中的初始N型区对应。

在生长第i+1层硅外延层之前，去除第i层垫氧化层。

第i层硅外延层的厚度为0.5μm至3μm。即，每次生长的硅外延层的厚度范围为0.5μm至3μm。

可选的，硅外延层的材料为本征硅或P型硅或N型硅。

以m＝2为例，在硅衬底上方生长2次硅外延层，并在每次硅外延层生长之后，在所生长的硅外延层内形成与初始P型区对应的P型区，以及与初始N型区对应的N型区。步骤204的实现如下：

步骤2041，生长第1层硅外延层。

如图8所示，在硅衬底11上生长第1层硅外延层21。

步骤2042，在第1层硅外延层表面形成第1层垫氧化层。

如图9所示，第1层硅外延层21上方形成第1层垫氧化层31；刻蚀第1层垫氧化层和第1层硅外延层，形成对准标记32。

步骤2043，通过光刻工艺定义第1组P型区图案，并通过离子注入工艺在第1层硅外延层中形成第1组P型区。

第1组P型区与硅衬底中的初始P型区对应。

如图10所示，通过光刻工艺在第1层硅外延层21上方的光刻胶层32中形成第1组P型区图案33，第1组P型区图案33与硅衬底11中的初始P型区16对应。

通过离子注入工艺，在第1层硅外延层21中形成第1组P型区34，如图11所示。

在第1组P型区34形成之后，去除第1层硅外延层21上方的光刻胶层32。

步骤2043，通过光刻工艺定义第1组N型区图案，并通过离子注入工艺在第1层硅外延层中形成第1组N型区。

第1组N型区与硅衬底中的初始N型区对应。

通过光刻工艺和离子注入工艺，在第1层硅外延层21中形成第1组N型区35，如图12所示，第1组N型区35形成后，去除第1层硅外延层21上方的光刻胶。第1组N型区35与硅衬底11中的初始N型区18对应。

步骤2044，去除第1层垫氧化层。

步骤2045，生长第2层硅外延层。

如图13所示，在第1层硅外延层21表面生长第2层硅外延层41。

步骤2046，在第2层硅外延层表面形成第2层垫氧化层。

如图14所示，第2层硅外延层41表面形成有第2层垫氧化层42。

步骤2047，通过光刻工艺定义第2组P型区图案，并通过离子注入工艺在第2层硅外延层中形成第2组P型区，第2组P型区与硅衬底中的初始P型区对应。

在形成第2组P型区之前，通过刻蚀工艺，刻蚀第2层垫氧化层42和第2层硅外延层41，形成对准标记。

步骤2048，通过光刻工艺定义第2组N型区图案，并通过离子注入工艺在第2层硅外延层中形成第2组N型区，第2组N型区与硅衬底中的初始N型区对应。

如图15所示，第2层硅外延层41中形成有第2组P型区43和第2组N型区44；第2组P型区43、第1组P型区34、初始P型区16对应，第2组N型区44、第1组N型区35、初始N型区18对应。

根据光电二极管的深度需求，通过多次进行光电二极管加深工艺，满足光电二极管的深度需求。

需要说明的是，在本申请实施例中，硅外延层在生长时，工艺温度低于1000℃。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。