一种基于FPGA的以太网协议硬件逻辑处理结构

摘要

本发明公开了一种基于FPGA的以太网协议硬件逻辑处理结构，本发明采用以模块化集成的结构，由网络协议控制平面、网络数据平面、主机接口模块、时钟产生模块和同步复位产生模块构成。本发明提出了一种基于硬件逻辑电路处理网络协议的架构，能够应对非连接协议的处理包括ARP、ICMP、UDP等，也能够灵活处理基于连接的协议例如TCP，并对多个连接进行管理。本发明既保证硬件逻辑电路处理的高速性、实时性，也能具有处理灵活性，兼容性。