一种自动分流I/F转换电路的退出分流控制电路及方法

摘要

本发明提供一种自动分流I/F转换电路的退出分流控制电路及方法，采用FPGA或CPLD实现，其组成包括时钟管理单元、直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、计数清零逻辑或门、同步加法计数器、退出分流控制逻辑运算单元、退出分流控制锁存及解锁单元以及退出分流控制同步输出D触发器。本发明通过输入电流积分段计时监测输入电流的大小，通过改变分流控制逻辑运算单元，即可改变退出分流点，退出分流点设置灵活，与进入分流点的滞后量可根据需要任意调整；无需增加外围模拟电路，有利于自动分流电流/频率转换电路的小型化，使其应用范围更广。