首页> 中国专利> 一种消除体效应中窄沟道效应影响的MOS器件结构

一种消除体效应中窄沟道效应影响的MOS器件结构

摘要

本发明提供了一种消除体效应中窄沟道效应影响的MOS器件结构。该MOS器件包括:衬底、源区、栅极、漏区以及沟道区,所述源区、漏区以及沟道区作为有源区;且有源区两侧分别分布STI区;所述有源区两侧的STI区上表面分别设置导体电极,所述导体电极上施加电荷平衡电压。本发明在不增加工艺步骤的基础上,通过器件设计,来消除高压MOS器件体效应中窄沟道效应的影响,减小窄沟道器件的体效应,从而缩小芯片面积。

著录项

  • 公开/公告号CN107611168A

    专利类型发明专利

  • 公开/公告日2018-01-19

    原文格式PDF

  • 申请/专利权人 长江存储科技有限责任公司;

    申请/专利号CN201710732709.4

  • 发明设计人 孙超;

    申请日2017-08-24

  • 分类号

  • 代理机构北京辰权知识产权代理有限公司;

  • 代理人董李欣

  • 地址 430074 湖北省武汉市洪山区东湖开发区关东科技工业园华光大道18号7018室

  • 入库时间 2023-06-19 04:23:19

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2020-07-10

    授权

    授权

  • 2018-02-13

    实质审查的生效 IPC(主分类):H01L29/06 申请日:20170824

    实质审查的生效

  • 2018-01-19

    公开

    公开

说明书

技术领域

本发明涉及半导体元器件领域,更具体来说,涉及一种消除体效应中窄沟道效应影响的MOS器件结构。

背景技术

对于MOS集成器件而言,在电路工作时,其中各个MOSFET的衬底电位是时刻变化着的,如果对器件衬底的电位不加以控制的话,那么就有可能会出现场感应结以及源-衬底结正偏的现象;一旦发生这种现象时,器件和电路即告失效。所以,对于集成器件中的MOSFET,需要在衬底与源区之间加上一个适当高的反向电压——衬偏电压,以保证器件始终能够正常工作。简言之,衬偏电压就是为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的反向电压。

但是,由于加上了衬偏电压的缘故,就将要引起若干影响器件性能的现象和问题,这就是衬偏效应(衬偏调制效应),又称为MOS器件的体效应。具体来说,当MOS管加上衬偏电压时,由于体效应的作用,会使MOS管的阈值电压漂移,衬偏电压越大,阈值电压漂移越大。

在体效应的作用机制中还存在窄沟道效应的影响,在高压MOS器件中,如图1所示,其中栅极101两侧设有STI(浅沟槽隔离)区102,衬偏电压较大时,宽度方向上STI区102下方会形成耗尽区103,宽度越小,STI下方的耗尽区占比就越大,因此MOS管的体效应会随着宽度的减小而变大,造成阈值电压的漂移程度加剧。如图2,示出了宽度从0.55*1.2到10*1.2的不同宽度的MOS管中因窄沟道效应产生的体效应因子的变化。

由于窄沟道效应的影响,在有体效应限制的电路中,只能用宽的MOS管,这样会增加芯片面积,影响半导体器件的小型化。

现有技术中解决窄沟道效应影响的手段较为复杂,例如,在浅沟槽侧壁进行离子注入,从而调整MOS管的开启电压,使MOS管的开启电压达到预期值,缓解阈值电压随宽度减小而递减的趋势。但是离子注入的解决方案只能缓解VTL/VTS等常规参数的窄沟道效应,对体效应的窄沟道效应没有好处。并且这些解决方案都会增加工艺步骤,提高MOS器件制造的复杂度和成本。

发明内容

为了克服现有技术中的上述缺陷,本发明提供一种消除高压MOS器件体效应中窄沟道效应影响的结构。本发明在不增加工艺步骤的基础上,通过器件设计,来消除高压MOS器件体效应中窄沟道效应的影响,减小窄沟道器件的体效应,从而缩小芯片面积。

本发明的技术方案如下:

一种消除体效应中窄沟道效应影响的MOS器件结构,包括:衬底、源区、栅极、漏区以及沟道区,所述源区、漏区以及沟道区作为有源区;且有源区两侧分别分布STI区;其特征在于,所述有源区两侧的STI区上表面分别设置导体电极,所述导体电极上施加电荷平衡电压。

优选的是,所述导体电极是沿与沟道区平行的方向且在STI区上表面延伸的导体条。

优选的是,所述导体条的材料为多晶硅导体材料,或者金属导体材料。

优选的是,所述导体电极是与MOS器件本身的栅极或金属层在同一工序中同时形成的。

优选的是,在导体电极上施加的所述电荷平衡电压的取值介于0伏到击穿电压值。

本发明的优点在于:导体电极上的电荷能与STI下方的耗尽区电荷平衡,因此不会因为STI下方的耗尽区导致MOS管阈值电压发生漂移,使MOS管体效应中窄沟道效应的影响几乎能被完全消除,有利于MOS器件的小型化;相比于现有的克服窄沟道效应的技术,本发明不增加MOS器件制造的工艺步骤,也不会提高MOS制造工艺的难度和成本。

附图说明

通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:

附图1为现有MOS管中窄沟道效应产生的原理示意图;

附图2为不同宽度的现有MOS管中因窄沟道效应产生的体效应因子状态示意图;

附图3为根据本发明的消除体效应中窄沟道效应影响的MOS器件结构立体示意图;

附图4为根据本发明的消除体效应中窄沟道效应影响的MOS器件结构平面示意图;

附图5为采用本发明结构的不同宽度的MOS管中体效应因子状态示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本发明的实施方式,提出一种消除高压MOS器件体效应中窄沟道效应影响的结构。如图3-4所示,该MOS管包括衬底1、源区2、栅极3、漏区4、沟道区5;源区2、漏区4以及沟道区5作为有源区AA,且在有源区AA两侧各分布有STI(浅沟槽隔离)区6。需要注意,为了图示清楚起见,图3的立体图中只示出了图4中虚线框以内的部分结构。

为了克服窄沟道效应对MOS器件体效应的影响,本发明改进的结构在于,在有源区两侧的两个STI区6上表面,沿着与沟道区5平行的方向,分别设置一个导体电极7,并且所述导体电极7上施加电荷平衡电压VDD。

在导体电极7上施加的电荷平衡电压VDD的取值介于0伏到击穿电压值之间。例如:VDD的范围为0-20伏,优选为3-12伏,更优选地,为5-10伏。当导体电极7上施加了该电荷平衡电压VDD后,在衬底偏置情况下,导体电极7上的电荷能与STI下方的耗尽区电荷平衡,而不需要在栅极3上增加电压来平衡,因此,不会因为STI下方的耗尽区导致MOS管阈值电压发生漂移,从而消除了MOS管体效应中窄沟道效应的影响。

参见图5,对于具有导体电极7结构的宽度分别为5μm和1.5μm的MOS管,在导体电极7之上施加VDD后,MOS管体效应中窄沟道效应的影响几乎能被完全消除,不同宽度的MOS管间的体效应因子几乎一样。作为对比,不具有导体电极7结构的宽度分别为5μm和1.5μm的MOS管的体效应因子呈现明显的区别。

该导体电极7为沿着与沟道区5平行的方向在STI区6上表面延伸的导体条。该导体条的材料可以是任何导体材料,包括但不限于多晶硅导体或者金属导体。在制作工艺中,该导体电极7是与MOS管本身的栅极3或金属层在同一工序中同时形成的,因此不会增加工艺步骤,也不会提高MOS制造工艺的难度和成本。

可见,本发明通过设置导体电极,使导体电极上的电荷能与STI下方的耗尽区电荷平衡,因此不会因为STI下方的耗尽区导致MOS管阈值电压发生漂移,使MOS管体效应中窄沟道效应的影响几乎能被完全消除,有利于MOS器件的小型化;相比于现有的克服窄沟道效应的技术,本发明不增加MOS器件制造的工艺步骤,也不会提高MOS制造工艺的难度和成本。

以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号