新型小面积时钟独立SRPG电路系统

摘要

本发明公开了一种新型小面积时钟独立SRPG电路系统，包括逻辑控制电路、锁存器数据输入控制电路、锁存器、传输门和数据输出门。本发明采用原本用作正常工作模式下的一级锁存器作为休眠模式下的数据状态保持电路，取消以往普通的时钟独立SRPG单元电路中用作状态保持电路的二级锁存器，同时还取消了用来恢复数据的第二级传输门。本发明既能达到以往普通的时钟独立SRPG单元电路的状态保持功能，又能减小整个电路的面积，降低电路成本，其状态恢复的响应速度更快。