具有受限的晶粒生长的RF MEMS电极

摘要

本发明总体上涉及RF？MEMS？DVC及其制造方法。为了确保不发生不期望的晶粒生长并且促成不均匀的RF电极，可以使用包含铝铜层和含钛层的多层堆叠。钛在较高温度下扩散到铝铜层中，使得铝铜的晶粒生长会被抑制并且能够制造具有一致结构的开关元件，其导致在工作期间一致的、可预测的电容。

说明书

发明背景

技术领域

本发明的实施例总体上涉及RF微机电系统(MEMS)数字可变电容器 (DVC)及其制造方法。

背景技术

如图1中示意性示出的，MEMSDVC器件基于可移动MEMS板，其 具有在可移动MEMS板之上的控制电极(即上拉电极、拉离电极或PU电 极)和在可移动MEMS板下的控制电极(即拉近电极、下拉电极或PD电 极)。这些电极被顶部和底部介电层覆盖。此外，可移动MEMS元件之下 存在RF电极。可移动板和RF电极之间存在间隙，该间隙由施加到PU或 PD电极的相对于板电极的电压来调节。这些电压产生静电力，所述静电力 将MEMS元件上拉或下拉至接触以向RF电极提供稳定的最小或最大电容。 这样，从可移动板到RF电极的电容能够从当被拉到底部时(见图2)的高 电容状态C_max变化到当被拉到顶部时(见图3)的低电容状态C_min。

图4示出了MEMSDVC器件的更详细的横截面图。可移动板包括通 过多根柱彼此连接的两个板(即底板和顶板)。板和柱的这种组合产生难以 弯曲的半刚性板。板通过柔性腿结构锚固到衬底，所述腿结构允许较低的 工作电压使DVC器件在C_min或C_max状态下工作。

当下板与覆盖RF电极的介电层接触时，MEMSDVC处于C_max状态。 所述下板与所述RF电极之间的距离影响电容。如果RF电极由于晶粒生长 而不是基本平的话，则该RF电极对电容具有负面影响，这是因为凹凸不 平部能够形成和产生RF电极的不均匀的最顶部的表面，继而导致形成于 其之上的不均匀的介电层，其又进一步导致在C_max状态下的不一致的电容。

因此，本领域中需要一种确保一致电容的MEMSDVC和制造该器件 的方法。

发明内容

本发明总体上涉及RFMEMSDVC及其制造方法。为了确保不发生不 期望的晶粒生长并且促成不均匀的RF电极，可以使用包含铝铜层和含钛 层的多层堆叠。钛在较高温度下扩散到铝铜层中，使得铝铜的晶粒生长会 被抑制并且能够制造具有一致结构的开关元件，其导致在工作期间一致的、 可预测的电容。

在一个实施例中，MEMSDVC包括至少一个电极；和能够从与所述至 少一个电极间隔第一距离的第一位置和与所述至少一个电极间隔第二距离 的第二位置移动的开关元件，所述至少一个电极包括具有至少一个铝铜层 的材料的多层堆叠，在所述铝铜层上布置有至少一个含钛层。

在另一个实施例中，MEMSDVC包括：衬底，在所述衬底中布置有第 一电极、第二电极和RF电极；布置在第二电极和RF电极之上的第一介电 层；和耦合到第一电极并且能够从与所述第一介电层间隔的第一位置和与 所述第一介电层接触的第二位置移动的开关元件。RF电极包括具有铝铜层 和布置在所述铝铜层上的含钛层的多层堆叠。

在另一个实施例中，制造MEMSDVC的方法包括形成电极，所述电 极包括其上具有含钛层的铝铜的多层堆叠；并且使所述钛扩散到铝铜中。

附图说明

因此以使得本发明的上述特征能够被详细地理解的方式，可以参照实 施例获得以上概述的本发明的更具体描述，所述实施例中的一些在附图中 被图示。然而，应注意的是，附图仅图示了本发明的典型实施例，因此不 应被认为限制了本发明的范围，这是因为本发明可以承认其他等同有效的 实施例。

图1是处于独立状态的MEMSDVC的示意性横截面图。

图2是处于C_max状态的图1的MEMSDVC的示意性横截面图。

图3是处于C_min状态的图1的MEMSDVC的示意性横截面图。

图4是根据另一个实施例的MEMSDVC的详细的横截面图。

图5A和5B是根据不同实施例的底部电极板的示意性横截面图。

图6为示出了对不同板而言的峰谷高度的曲线图。

为了便于理解，在可能的地方使用相同的附图标记表示附图所共有的 相同的元素。应预期的是，在没有具体叙述的情况下在一个实施例中公开 的元素可以有益地用于其它实施例。

具体实施方式

本发明总体上涉及RFMEMSDVC及其制造方法。为了确保不发生不 期望的晶粒生长并且促成不均匀的RF电极，可以使用包含铝铜层和含钛 层的多层堆叠。钛在较高温度下扩散到铝铜层中，使得铝铜的晶粒生长会 被抑制并且能够制造具有一致结构的开关元件，其导致在工作期间一致的、 可预测的电容。

RF-MEMS需要低寄生以便正常工作。这能够通过使用具有低电阻的 材料、例如铝基或铜基材料的互连层来实现。然而，这两种材料都具有在 后续加工期间、尤其是在等于或大于铝沉积温度下执行加工时生长的倾向。 这进而产生具有非均匀形貌的底部电极。

通过使所述器件电容部分的金属线晶粒生长最小化，射束会更平直地 落在覆盖RF电极的介电层上，并且该射束在整个射束长度上会更均匀， 这会产生具有更高、更一致、更均匀的电容的MEMSDVC。

晶粒生长能够通过基于设计或基于材料的解决方法被最小化。在一个 实施例中，可以减小板的宽度。在另一个实施例中，可以控制板的宽度。 在另一个实施例中，能够减小金属化层的面积。在另一个实施例中，能够 减小铝的厚度。在又一个实施例中，沉积在铝之上的任何氮化钛能够增加。 还可设想基于材料的或基于加工的实施例。例如，铝能够在较高的温度下 沉积，使得铝的晶粒生长在未来的加工中将会是最小的。可以使用铝合金、 例如包含“晶粒细化剂”以阻止铝晶粒生长的合金。此外，多层堆叠能够 被用于所述板。

图5A和5B是根据不同实施例的电极的示意性横截面图。图5A和5B 中所示的电极能够对应于图4中所示的任意或全部电极，即RF电极、PD 电极或板电极。如图5A中所示，电极500可以具有底层502。所述底层 502可以包括诸如钛或氮化钛之类的含钛材料或诸如由钛晶种层(例如， 具有大约20nm到大约50nm的厚度的层)和形成于其上的氮化钛层构成的 结构之类的多层结构。在层502上可以沉积含有铝、铜、铝-铜及其合金的 层504。层504可以具有由箭头“A”所示的、大约300nm到大约450nm 的厚度。在层504上可以沉积另一个层506。与层502类似，层506可以 包括诸如钛或氮化钛之类的含钛材料或者诸如由钛晶种层(例如，具有大 约20nm到大约50nm的厚度的层)和形成于其上的氮化钛层构成的结构之 类的多层结构。

图5A中所示的虚线示出了钛渗入层504中的程度。箭头“B”和“C” 示出了层504的厚度，所述层包含分别从层502和506扩散到层504中的 钛。在一个实施例中，钛可以从层502、506的每一个扩散到层504中大约 30nm到大约60nm的一段距离，使得来自层504的任何晶粒生长被显著抑 制，这是因为含钛层与扩散到层504中的钛一起抑制了层504中的晶粒生 长。因此，在后续加工中在高温下能够出现的层504中的晶粒生长被抑制 或限制，并且在板的均匀性上具有最低限度的有害作用。

在层506上沉积含有铝、铜、铝-铜及其合金的另一个层508。层508 可以具有与层504相似的厚度。可以包括含钛材料(例如钛)作为晶种层 的另一个层510可以沉积在层508上，其上紧接着是可以含有氮化钛的最 顶层512，其中，层510具有大约20nm到大约50nm的厚度并且层512具 有大约400nm到大约600nm的厚度。由于在氮化钛中存在钛，所以层512 会减少电极500中的任何晶粒生长。如虚线所示，与层504类似，来自毗 邻层510和506的钛可以扩散到层508中。

应当理解，电极500是电极的一个示例性实施例，并且可以设想其他 实施例。此外，电极500中的层全部都是导电的，并且不限于本文中描述 的材料。可以设想，可以使用其它导电材料，并且如果任何层在器件制造 或者工作期间具有晶粒生长的倾向的话(其会导致板的非均匀性)，则可以 在毗邻层中使用晶粒生长抑制剂材料以阻止/限制晶粒生长。此外，电极500 被理解为图4的RF电极、PD电极或板电极。电极500可以通过毯覆沉积 法(溅射)、接着通过图案化加工(例如光刻和蚀刻)而形成。

图5B示出了根据另一个实施例的电极550的实施例。如图5B中所示， 另外的层514、516和518已沉积在层512上。然而，在如图5B所示的实 施例中，层512并不是最顶层。确切地说，层512处于电极550的中间， 并且因此与层506类似。层512可以包括诸如钛或氮化钛之类的含钛材料 或诸如由钛晶种层(例如，具有大约20nm到大约50nm的厚度的层)和在 其上形成的氮化钛层构成的结构之类的多层结构。层514可以含有铝、铜、 铝-铜及其合金，并且在成分和厚度上都与层504和508类似。可以包括含 钛材料(例如钛)作为晶种层的层516可以沉积在层514上，其上紧接着 是可以含有含钛材料、例如氮化钛的层518，其中层516具有大约20nm到 大约50nm的厚度并且层518具有大约400nm到大约600nm的厚度。如虚 线所示，与层504和508类似，来自毗邻层516和512的钛可以扩散到层 514中。

应当理解，电极550是电极的另一个示例性实施例，并且可以设想其 它实施例。此外，电极550中的层全部都是导电的，并且不限于本文中描 述的材料。可以设想，可以使用其它导电材料，并且如果任何层在器件制 造或工作期间具有晶粒生长的倾向的话(其会导致板的非均匀性)，则可以 在毗邻层中使用晶粒生长抑制剂材料以阻止/限制晶粒生长。此外，电极550 被理解为图4所示的RF电极、PD电极或板电极。电极550可以通过毯覆 沉积法(溅射)、接着通过图案化加工(例如光刻和蚀刻)而形成。

图6为示出了不同板结构的峰谷高度的曲线图。Y轴示出了在给定试 样中所测量的最大峰谷高度：其被标注为P2Vmax并且其单位为nm。X轴 示出了不同的电极结构：所述电极结构以增大的宽度排序并且宽度单位为 um。已经发现，峰谷高度随着宽度的增大而增大。标准金属化方案会导致 峰谷高度随着电极宽度的增大而急剧增大，而多堆叠层方法导致在1至 3um的宽度范围上没有增加的更低的峰谷高度和在3至8um的宽度范围上 相当适中的峰谷高度。底部电极是更平的，并且无论电极如何设计都保持 是平得多且一致的。

通过在MEMSDVC中将多层堆叠用于任意电极，晶粒生长能够被抑 制。被抑制的晶粒生长导致均匀的板和具有更高且更均匀的电容的器件。

虽然前述内容针对本发明的实施例，但是在不脱离本发明的基本范围 的情况下可以设想本发明的其他和另外的实施例，并且本发明的范围由所 附权利要求确定。