基于FPGA的铁路减速顶状态动态检测系统

摘要

本发明提供一种基于FPGA的铁路减速顶状态动态检测系统，其包括一个中央处理器模块，一个AD采集模块、一个USB存储模块、一个PWM差分输出模块、一个光电编码脉冲计数模块、一个RS232串口输出显示模块和一个电源模块，AD采集模块、USB存储模块、PWM差分输出模块、光电编码脉冲计数模块、RS232串口输出显示模块、电源模块都与中央处理器模块连接。本发明颠覆了以往铁路减速顶由铁路工人用脚踩踏进行经验判断减速顶好坏的方式，实现了铁路减速顶的全自动化检测，填补了减速顶自动化检测领域的空白，大幅提高减速顶检测效率。首次实现了减速顶工作状态的数据采集，可供相关专业人员进行有效的数据分析。