一种减少外延层缺陷密度的外延生长方法

摘要

本发明提供一种减少外延层缺陷密度的外延生长方法，在衬底上生长得到表面平整的u-GaN层，包括以下步骤：1)生长一层低温GaN缓冲层；2)生长一层u-GaN；3)采用熔融KOH或H3PO4液腐蚀u-GaN，表面位错被腐蚀形成凹坑；4)清洗表面后，制备一层SiO2，SiO2会同时沉积在平面u-GaN上和腐蚀凹坑内，直至腐蚀凹坑的表面被覆盖；5)将所述平面u-GaN上的SiO2抛磨去除，仅留下腐蚀凹坑内的SiO2；6)清洗表面后，继续PECVD沉积u-GaN，u-GaN会在所述平面u-GaN上继续生长，并横向越过腐蚀凹坑处的SiO2，最终生成表面平整的u-GaN层，作为后续外延生长的基础。使用本发明方法制备的GaN基LED外延片，晶体质量大幅度提高，经测试位错密度可降至106/cm2，外延层表面平整无缺陷。

说明书

技术领域：

本发明属于LED外延制备技术领域，具体涉及一种能够减少外延层缺陷密度的外延生长方法。

背景技术：

GaN基光电器件由于其高热导率、耐高温、抗辐射、耐酸碱、高强度和高硬度以及较宽的禁带宽度，因而有着广阔的应用领域。纯GaN衬底由于与外延层有着良好的晶格匹配度，是目前最适合生长外延的衬底材料，但由于其成本很高，因此多使用异质衬底。异质衬底材料与GaN的晶格失配和热膨胀失配系数都非常大，外延生长时易造成较大的应力和较高的位错密度，会降低载流子迁移率、寿命和材料热导率，因此外延生长中晶体质量的好坏将直接影响量子阱的发光效率，即影响LED的出光效率。对此业界做出了各种提高外延晶体质量的尝试，如图形化衬底、缓冲层及氧化物掩膜的应用，利用外延横向过生长和缺陷选择性绕过生长等手段达到降低位错密度的目的。但是以上方法改善晶体质量的程度有限，位错密度最多只能降到10⁷/cm²。

发明内容：

本发明希望进一步提高异质外延生长结构的晶体质量、提高光效，为此提出一种通过在外延层中植入SiO₂掩膜拦截穿透位错的外延方法，能够有效提高晶体质量，从而提高内量子效应，达到提高LED光效的目的。

本发明的技术方案如下：

一种减少外延层缺陷密度的外延生长方法，在衬底上生长得到表面平整的u-GaN层，所述表面平整的u-GaN层的生长过程包括以下步骤：

1)生长一层低温GaN缓冲层；

2)生长一层u-GaN；

3)采用熔融KOH或H₃PO₄液腐蚀u-GaN，表面位错被腐蚀形成凹坑；

4)清洗表面后，制备一层SiO₂，SiO₂会同时沉积在平面u-GaN上和腐蚀凹坑内，直至腐蚀凹坑的表面被覆盖(SiO₂只要覆盖至足够作为掩膜即可，无需完全填平腐蚀凹坑)；

5)将所述平面u-GaN上的SiO₂抛磨去除，仅留下腐蚀凹坑内的SiO₂；

6)清洗表面后，继续PECVD沉积u-GaN，u-GaN会在所述平面u-GaN上继续生长，并横向越过腐蚀凹坑处的SiO₂，最终生成表面平整的u-GaN层，作为后续外延生长的基础。

基于以上方案，本发明进一步对各环节作如下优化限定：

步骤1)所述缓冲层为20-30nm厚的GaN，生长温度为500-600℃。

所述衬底可以采用抛光衬底，也可以采用图形化衬底。步骤2)u-GaN生长厚度为1-2.2μm，生长温度为1000-1100℃。

步骤3)腐蚀温度为150-300℃，,时间为5-15min。

步骤4)沉积SiO₂膜的厚度为200-500nm。

步骤4)沉积SiO₂膜的方法为PECVD(Plasma Enhanced Chemical Vapor Depos it ion，等离子增强化学气相沉积)或反应磁控溅射或热蒸镀。

步骤5)采用机械抛光的方法将SiO₂膜去除，磨料为金刚石颗粒。

步骤6)中的u-Gan的生长温度为1000-1100℃，时间10-20min。

采用上述外延生长方法得到的一种外延基础结构，包括衬底、缓冲层以及表面为平整的u-GaN层，其特点是：所述表面为平整的u-GaN层整体分为两个u-GaN外延层，在这两个u-GaN外延层之间的界面分布有多块SiO₂膜。

较佳的尺寸构造为：两层u-GaN外延层之间分布的多块SiO₂膜的密度为10³-10⁵/cm²，每一块的直径为200-500nm。

本发明具有以下有益效果：

凹坑处的SiO₂可以使后续外延层在其表面横向生长，使位错线弯曲，难以到达样品表面，同时凹坑处的SiO₂还抑制了穿透位错继续生长，最终获得晶体质量较好的外延片。使用本发明方法制备的GaN基LED外延片，晶体质量大幅度提高，经测试位错密度可降至10⁶/cm²，外延层表面平整无缺陷。

附图说明：

图1为传统图形化衬底外延生长流程图。

基于三角锥PSS，采用MOCVD技术先1050℃生长2μm的u-GaN，再1050℃生长3μm的n-GaN，接着生长10对InGaN/GaN多量子阱层，最后生长0.2μm的p-GaN。TMGa、TMIn和NH₃分别作为Ga、In和N源，SiH₄和CP₂Mg作为N型和P型掺杂源。

图2为本发明的一个实施例的流程图。

具体实施方式：

如图2所示，本发明生长外延基础结构，主要包括以下步骤：

1.在抛光衬底上MOCVD生长20-30nm厚的GaN缓冲层，生长温度500-600℃、时间200-300s,接着生长1-2.2μm厚的u-GaN，生长温度为1000-1100℃，时间50-150min。

2.使用熔融KOH或H₃PO₄液腐蚀GaN外延片，表面位错被腐蚀会形成凹坑，腐蚀液温度为150-300℃，腐蚀时间为5-15min。

3.清洗样品后，在表面PECVD沉积一层200-500nm的SiO₂，SiO₂会同时沉积在平面GaN上和腐蚀凹坑内，并将凹坑覆盖。

4.接着将GaN平面上的SiO₂抛磨去除，仅留下腐蚀坑内的SiO₂。

5.清洗表面后继续在样品表面MOCVD沉积10-20min的u-GaN层，GaN会在之前平面处晶体质量较好的部位二维生长，并横向越过凹坑处的SiO₂，其横向外延生长使位错线弯曲，同时凹坑处的SiO₂拦截了大量穿透位错。

具体示例如下：

MOCVD生长20nm厚的GaN缓冲层，生长温度540℃、时间200s,接着生长1μm厚的u-GaN，生长温度为1050℃，时间80min。使用熔融KOH液腐蚀GaN外延片，表面位错被腐蚀会形成六角锥凹坑，KOH溶液温度为240℃，腐蚀时间为8min。清洗样品后，在表面PECVD沉积一层SiO₂，SiO₂会同时沉积在平面GaN上和腐蚀凹坑内，并将凹坑填塞。接着将GaN平面上的SiO₂抛磨去除，仅留下腐蚀坑内的SiO₂。清洗表面后继续在样品表面MOCVD沉积10min的u-GaN层，GaN会在之前平面处晶体质量较好的部位二维生长，并横向越过凹坑处的SiO₂，其横向外延生长使位错线弯曲，同时凹坑处的SiO₂拦截了大量穿透位错。

对以上LED结构生长完的外延片进行XRD测试，位错密度降至10⁶/cm²。