多端口存储器的控制逻辑电路

摘要

本发明的部分内容是一种电容负载平衡的单一位线读取多端口寄存器存储单元。该存储单元内部锁存器的两个节点具有相同的结构和相同的寄生电容.写端口是差分位线，读端口是单一位线.一半的读端口位线耦合到锁存器的一个节点，一半的读端口位线耦合到锁存器的另一个节点。本发明的另一部分是给出多端口存储器的高速逻辑设计和具体的电路设计。