首页> 中国专利> 沟槽填充后平坦化的工艺方法

沟槽填充后平坦化的工艺方法

摘要

本发明公开了一种沟槽填充后平坦化的工艺方法,包括如下步骤:在衬底硅片上生长一层外延层;在所述外延层上进行硬掩膜生长;在所述外延层中形成沟槽;在所述沟槽中进行硅外延生长填充该沟槽;用化学机械研磨对所述沟槽表面进行初步平坦化;对所述沟槽表面的硅进行高温热氧化;用湿法刻蚀或干法刻蚀去除沟槽表面的氧化层和硬掩膜。本发明能够有效解决沟槽表面平坦化问题,获得平坦化很好的沟槽表面;适用于超级结MOSFET器件。

著录项

  • 公开/公告号CN102315093A

    专利类型发明专利

  • 公开/公告日2012-01-11

    原文格式PDF

  • 申请/专利权人 上海华虹NEC电子有限公司;

    申请/专利号CN201010221597.4

  • 发明设计人 刘继全;

    申请日2010-07-08

  • 分类号H01L21/02(20060101);H01L21/306(20060101);H01L21/311(20060101);H01L21/336(20060101);

  • 代理机构31211 上海浦一知识产权代理有限公司;

  • 代理人戴广志

  • 地址 201206 上海市浦东新区川桥路1188号

  • 入库时间 2023-12-18 04:04:27

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2014-01-08

    专利权的转移 IPC(主分类):H01L21/02 变更前: 变更后: 登记生效日:20131217 申请日:20100708

    专利申请权、专利权的转移

  • 2013-04-24

    授权

    授权

  • 2012-03-07

    实质审查的生效 IPC(主分类):H01L21/02 申请日:20100708

    实质审查的生效

  • 2012-01-11

    公开

    公开

说明书

技术领域

本发明涉及半导体集成电路领域,特别是涉及一种沟槽填充后平坦化 的工艺方法。

背景技术

超级结MOSFET器件的结构如图1所示,在硅衬底(N+基片)1上的N 外延层2内有沟槽型的具有相反导电类型填充的外延层3,该区域顶部从 外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延 层3之间、N外延层2之上设有多晶硅4,多晶硅4上设有层间介质8, 然后源金属电极9覆盖整个层间介质8和外延层3。N+基片1背面有背面 金属电极(漏极)10。

该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。 该结构形成工艺方法有两种,第一种(见图2)是:在硅衬底21上生长 一层外延层22,在外延层22中合适的位置进行注入掺杂形成离子注入区 23;在原有的外延层22之上再生长一层外延层22;在前次相同的注入掺 杂位置,位于后生长的外延层22内再进行注入掺杂形成离子注入区23。 这样经过多次的循环外延生长和注入掺杂,直至外延厚度达到所需要的沟 道深度。在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂 区25,这样完整的P(或N)型薄层才算完成。该方法存在的问题是: 首先,成本较高,外延和注入都是半导体制造中成本较高的工艺,特别是 外延,在一般的半导体制造中一般只有一次;其次是工艺难以控制,几次 的外延生长要求相同的电阻率,相同的膜质量,对工艺的稳定性方面要求 较高;另外每次注入都要求在相同的位置,对注入的对准、精度方面都要 求很高。

另外一种制造工艺方法是,首先在硅衬底31上生长一层厚的硅外延 层32,然后在此外延层32上形成沟槽35,再用与外延层32有相反掺杂 的硅外延33填充沟槽35(见图3)。外延填充后由于外延的过剩生长,一 般要对沟槽表面进行平坦化。平坦化的方法一般有两种,一是化学机械研 磨,二是干法刻蚀。两种方法都需要有硬掩膜作为阻挡层,但干法刻蚀的 两种材料的刻蚀选择比一般低于化学机械研磨的研磨比,所以通常选用化 学机械研磨方法进行平坦化。但化学机械研磨方法也有局限性,即研磨时 间过长,容易在硬掩膜有一定厚度的硅残留,一旦产生硅残留则化学机械 研磨则很难去除掉。

发明内容

本发明要解决的技术问题是提供一种沟槽填充后平坦化的工艺方法, 能够获得平坦化很好的沟槽表面。

为解决上述技术问题,本发明的沟槽填充后平坦化的工艺方法包括如 下步骤:

步骤一、在衬底硅片上生长一层外延层;

步骤二、在所述外延层上进行硬掩膜生长;

步骤三、在所述外延层中形成沟槽;

步骤四、在所述沟槽中进行硅外延生长填充该沟槽;

步骤五、用化学机械研磨对所述沟槽表面进行初步平坦化;

步骤六、对所述沟槽表面的硅进行高温热氧化;

步骤七、用湿法刻蚀或干法刻蚀去除沟槽表面的氧化层和硬掩膜。

采用本发明的方法,在沟槽刻蚀后保留硬掩膜,然后用硅外延生长填 充沟槽,再用化学机械研磨对沟槽进行初步平坦化,最后用高温热氧化方 法将化学机械研磨后的硅薄层去除。由于对沟槽表面的硅层进行高温热氧 化,能使硬掩膜上的硅层完全转化为氧化层;再用湿法刻蚀或干法刻蚀能 彻底去除氧化层和硬掩膜。因此,本发明能有效解决沟槽填充后的平坦化 问题,获得平坦化很好的沟槽表面。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明:

图1是超级结MOSFET器件单元示意图;

图2是第一种交替排列的P型和N型半导体薄层制造方法示意图;

图3是第二种交替排列的P型和N型半导体薄层制造方法示意图;

图4-10是本发明的方法一实施例工艺流程示意图;

图11是本发明的方法一实施例控制流程图。

具体实施方式

结合图11所示,在一实施例中,所述沟槽填充后平坦化的工艺方法 包括如下步骤:

步骤一、外延生长。参见图4所示,采用具有高掺杂的N型硅衬底 51,在此硅衬底51上生长低掺杂的N型厚外延层52,外延层52的厚度 在10.0μm-100.0μm之间,且具有第一掺杂类型。

步骤二、硬掩模生长。参见图5,在所述外延层52的表面采用外延 生长、热氧化或淀积等方法形成一层或几层介质膜,作为沟槽刻蚀的硬掩 膜56。所述硬掩膜为氧化硅、氮化硅和氮氧化硅中的至少一种,厚度为 500-20000

步骤三、沟槽刻蚀。参见图6所示,在所述外延层52中刻蚀出深度 为10.0-100.0μm,宽度为1.0-10.0μm的沟槽55。沟槽55刻蚀可以用光 刻胶作为刻蚀阻挡层,刻蚀后将光刻胶去除;也可用硬掩模56作为刻蚀 阻挡层,沟槽55刻蚀后硬掩膜56全部或部分保留。

步骤四、外延填充。参见图7,在所述沟槽55内进行P型硅外延生 长形成硅外延层53,将沟槽55完全填充。当然,生长在硅衬底51上的 外延层52也可以是P型,此时在沟槽55内进行硅外延生长填充的则应是 N型。沟槽55内生长的硅外延层53具有第二掺杂类型。

步骤五、对沟槽进行初步平坦化。参见图8,硅外延生长完全填充沟 槽55后,由于过剩生长,沟槽55顶部的硅外延层53会高于硬掩膜56, 且沟槽55两侧的硬掩膜56上也会有一定厚度的硅层形成。用化学机械研 磨方法对沟槽55表面进行初步平坦化。初步平坦化后硬掩膜56上的硅层 的厚度在0<-5000之间。

步骤六、高温热氧化。参见图9,对沟槽55表面的硅层进行高温热 氧化,使硬掩膜56上的硅层经过高温氧化后完全转化为氧化层57。

步骤七、参见图10所示,采用湿法刻蚀或干法刻蚀去除外延层52 和沟槽55表面的氧化层57和硬掩膜56。

以上通过具体实施方式对本发明进行了详细的说明,但这些并非构成 对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可 做出许多变形和改进,这些也应视为本发明的保护范围。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号