晶粒重新配置的封装结构中使用预先配置的扇出结构

摘要

一种晶粒重新配置的封装结构，包括：一晶粒，其具有一主动面及一下表面，主动面上配置有多数个焊垫；多数个金属线段，每一金属线段的一端的背面形成在晶粒的主动面上并与多数个焊垫电性连接；一封装体，是环覆住晶粒的四个面且曝露出晶粒的主动面及背面；一保护层，是覆盖金属线段的正面并曝露出多数个金属线段的延长部分的另一端的一部分表面；多数个导电元件，是将多数个导电元件与多数个金属线段的延长部分的另一端的部分表面电性连接；以及一散热装置，形成在晶粒的下表面。

说明书

技术领域

本发明是有关于一种半导体结构的封装方法，特别是利将晶粒上的焊垫重新配置于衬底上时，与衬底上的金属线段形成电性连接的封装结构及其方法。

背景技术

半导体的技术已经发展的相当的迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。

随着3C产品的流行，例如：行动电话(CellPhone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(waferlevel package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一颗颗的晶粒之前，就先对晶片进行封装。美国第5,323,051号专利即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着晶粒主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。

为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体工艺的晶片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个衬底之上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当的分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。

然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2—20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一衬底上，再以注模方式将多数个晶粒形成一封装体；由于晶粒很薄，使得封装体也是非常的薄，故当封装体脱离衬底之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工艺的困难。

另外，在晶片切割之后，重新配置在另一个衬底时，由于新的衬底的尺寸较原来的尺寸为大，因此在后续植球工艺中，会无法对准，其封装结构可靠度降低。

此外，由于晶粒重新配置的制造方法的时间较长，会造成制造成本的增加，为此，本发明提供一种由晶粒与衬底上的金属接点电性连接的晶粒重新配置的封装方法，其可以有效地节省制造的时间，进而达到降低制造成本。

发明内容

有鉴于发明背景中所述的制造时间较长及制造成本高的问题，本发明的主要目的在提供一种将重新配置的晶粒上的焊垫与衬底上的金属线段形成电性连接的晶粒重新配置的封装方法，来节省制造的时间，进而降低制造成本。

本发明的另一主要目的在提供一种将重新配置的晶粒与衬底上的金属线段形成电性连接的晶粒重新配置的封装方法，是在封装体的表面上形成多数条沟渠，可防止封装体在脱模后，产生翘曲的现象，而影响切割晶粒时的良率。

本发明的另一主要目的在提供一种晶粒重新配置的封装方法，其可以将12英寸晶片所切割出来的晶粒重新配置于8英寸晶片的衬底上，如此可以有效运用8英寸晶片的即有的封装设备，而无需重新设立12英寸晶片的封装设备，可以降低12英寸晶片的封装成本。

本发明的还有一主要目的在提供一种晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。

根据以上所述，本发明提供一种晶粒重新配置的封装方法，提供一衬底，具有一上表面及一下表面，且于衬底的上表面配置一粘着层；形成多数个图案化并具有延长部份的金属线段于粘着层上，其中多数个金属线段的一背面形成于粘着层的一上表面；提供多数个晶粒，每一晶粒具有一主动面及一下表面，于主动面上配置有多数个焊垫；贴附多数个晶粒，是将每一晶粒的主动面上的多数个焊垫以覆晶方式与多数个图案化的金属线段的一端的正面形成电性连接；形成一高分子材料层在衬底及部份晶粒的下表面上；提供一模具装置，用以平坦化高分子材料层，使得高分子材料层填满在多数个晶粒之间，且包覆每一晶粒以形成一封装体；脱离模具装置，以曝露出部份封装体及每一晶粒的下表面；脱离衬底，以曝露出每一具有延长部份的多数个金属接点的背面；形成一图案化的保护层于多数个金属线段上，并曝露出多数个金属线段的另一端的部份表面；形成多数个导电元件，将多数个导电元件与已曝露的多数个图案化的金属线段的部份表面电性连接；及切割封装体，以形成多数个各自独立的完成封装的晶粒，其中每一多数个晶粒的四个面均由该封装体所包覆。

本发明还提供一种晶粒重新配置的封装方法，包括：提供一衬底，具有一上表面及一下表面，且于衬底的上表面配置一粘着层；形成多数个图案化的金属线段于粘着层上，其中多数个图案化的金属线段的一背面形成于粘着层的一上表面；提供多数个晶粒，每一晶粒具有一主动面及一下表面，并于主动面上配置有多数个焊垫；取放多数个晶粒，是将每一晶粒的主动面上的多数个焊垫以覆晶方式与多数个图案化的金属线段的一端的正面形成电性连接；形成一高分子材料层在衬底及部份晶粒的下表面上；提供一模具装置，其上配置有多数个凸出肋，并使模具装置的具有多数个凸出肋的一侧与每一晶粒的下表面接触，以平坦化高分子材料，使高分子材料充满于晶粒之间，以形成一封装体；脱离模具装置，以曝露出由多数个凸出肋所构成的多数条渠道于封装体的一表面上；脱离衬底，以曝露出封装体的一表面及多数个图案化的金属线段的延长部份；形成一图案化的保护层在多数个图案化的金属线段上，并曝露多数个图案化的金属线段的另一端的部份表面；形成多数个导电元件与已曝露的图案化的金属线段电性连接；及切割封装体，以形成多数个各自独立的完成封装的晶粒，其中每一多数个晶粒的四个面均由该封装体所包覆。

本发明另提供一种晶粒重新配置的封装结构，包括：一晶粒，其具有一主动面及一下表面，主动面上配置有多数个焊垫；多数个金属线段，每一金属线段具有延长部份且具有一正面及一背面，每一金属线段的一端的背面形成在晶粒的主动面上并与多数个焊垫电性连接；一封装体，是环覆住晶粒的四个面且曝露出晶粒的主动面及背面；一保护层，是覆盖金属线段的正面并曝露出多数个金属线段的延长部份的另一端的一部份表面；多数个导电元件，是将多数个导电元件与多数个金属线段的延长部份的另一端的部份表面电性连接；以及一散热装置，形成在晶粒的下表面。

附图说明

为使对本发明的目的、构造、特征、及其功能有进一步的了解，以下结合实施例及附图详细说明如后，其中：

图1是表示先前技术的示意图；

图2A及图2B是根据本发明所揭露的技术，在晶片的正面上形成多数个金属凸块的俯视图；

图3A至图3C是表示在另一晶片上形成多数个图案化的金属线段的示意图；

图4至图9是根据本发明所揭露的技术，表示形成晶粒重新配置的封装结构的各步骤示意图；

图10是根据本发明所揭露的技术，表示完成封装的晶粒结构示意图；

图11是根据本发明所揭露的技术，表示于完成封装的晶粒上形成散热装置的示意图；及

图12至图15是根据本发明所揭露的技术，表示另一种形成晶粒重新配置的封装结构的各步骤示意图。

具体实施方式

本发明在此所探讨的方向为一种晶粒重新配置的封装方法，将多数个晶粒重新配置于另一衬底上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆栈的方式的技术者所熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。

在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front End Process)的晶片(wafer)先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2—20mil之间；然后，进行晶片的切割(sawing process)以形成一颗颗的晶粒；然后，使用取放装置(pick and place)将一颗颗的晶粒逐一放置于另一个衬底100上，如图1所示。很明显地，于衬底100的粘着层200上的晶粒间隔区域比晶粒110大，因此，可以使得这些被重新放置的晶粒110间具有较宽的间距，故可以将晶粒110上的焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12英寸晶片所切割出来的晶粒110重新配置于8英寸晶片的衬底上，如此可以有效运用8英寸晶片的即有的封装设备，而无需重新设立12英寸晶片的封装设备，可以降低12英寸晶片的封装成本。然后要强调的是，本发明的实施例并未限定使用8英寸晶片大小的衬底，其只要能提供承载的功能，例如：玻璃、石英、陶瓷、电路板或金属薄板(metalfoil)等，均可作为本实施例的衬底，因此衬底的形状也未加以限制。

请参考图2A及图2B，是表示在晶片的上表面形成多数个连接元件的俯视图。如图2A所示，是表示在晶片20的上表面配置有多数个晶粒210，且在每一个晶粒210的主动面上的多数个焊垫212上形成多数个金属凸块(stud bump)230，其目的是为了在晶片20切割的后所形成的多数个晶粒210可以与另一衬底(未在图中表示)形成电性连接。在此，形成多数个金属凸块230的步骤包括：先在晶片20上形成一保护层220；形成一图案化的光刻胶层(未在图中表示)在晶片20上；蚀刻以移除部份保护层220并曝露出配置于晶片20上的多数个焊垫212；形成一金属层(未在图中表示)在保护层220上；形成另一图案化的光刻胶层(未在图中表示)在金属层上；蚀刻以移除部份金属层并保留位于晶片20配置的多数个晶粒210的主动面的多数个焊垫212上的金属层以做为金属凸块230；接着，再于邻近于金属凸块230的保护层220上涂布一层结合剂240，如图2B所示。由先前陈述得知，当晶片20经切割之后形成多数个晶粒210，再重新配置至衬底30时，由于新的衬底30之间的晶粒间隔区域比晶粒210大，因此在取放晶粒210的过程中，容易产生偏移，而在后续封装工艺的植球步骤(ball mount)会无法对准，而造成封装结构的可靠度降低。接着进行晶片20的切割步骤，并使每一颗晶粒210的背面朝上；再接着，使用取放装置(未于图中显示)将每一颗晶粒210吸起并放置于衬底30上；由于，新的衬底30的背面已配置有多数个对准标志(未在图中表示)，因此，取放装置可以直接辨识出每一颗晶粒210其主动面上的焊垫212位置；当取放装置要将晶粒210放置于衬底30上时，可以再由衬底30上的对准标志来计算出晶粒210的相对位置，因此可以将晶粒210精确地放置于衬底30上。故当多数个晶粒210重新配置在新的衬底30上时，就不会因为无法对准而且准确度以及可靠度的问题。在此，形成对准标志的方式可以利用光蚀刻(photo-etching)工艺，在衬底30的背面形成多数个对准标志，且其形状可以为任何几何形状，而在一较佳实施例中，此一何几何形状为十字的标志。另外，形成对准标志的方式还包括利用激光卷标(laser mark)工艺。

接着，请参考图3A至图3C，是表示于一衬底30上具有多数个图案化的金属线段的俯视图。首先，在衬底30的上表面形成粘着层40。接着，于粘着层40上，先形成一金属层，然后再将具有图案化的光刻胶层(未在图上表示)形成于金属层上，接着，进行一蚀刻步骤，以移除部份的金属层，然后再将剩余的光刻胶层移除后，即可形成多数个图案化的金属线段50，如图3C所示。在此，图3C，是为图3B的AA线段的剖面示意图。于粘着层40的中间区域形成以阵列排列且多数个图案化的金属线段50。此外，在本实施例中，衬底30的材料可以是透明材料或者是不透明材料，其中透明材料可以是玻璃或是光学玻璃；而当衬底30是不透明材料时，其可以是一晶片。

接着，如图4所示，使用一个取放装置(未显示于图中)将每一个好的半导体晶粒210的主动面上的多数个焊垫212以覆晶的方式贴附在相对应的多数个图案化的金属线段50之上，使得配置于每一晶粒210的多数个焊垫212上的多数个金属凸块230(未在图中表示)与金属线段50的一端形成电性连接，并由晶片20的保护层220上的结合剂240与衬底30结合。接着，请参考图5所示，于衬底30及部份晶粒210上形成一高分子材料层60，并且使用一模具装置500以平坦化高分子材料层60，其中，模具装置500是与每一颗晶粒210的背面接触在一起，如图6所示，使得高分子材料层60形成一平坦化的表面并且填满于每一颗晶粒210之间，以形成一封装体，此高分子材料层60可以是硅胶、环氧树脂、丙烯酸(acrylic)、及苯环丁烯(BCB)等材料。

接着，可以选择性地对平坦化的高分子材料层60进行一烘烤程序，使高分子材料层60固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层60分离，以裸露出部份平坦的高分子材料层60的表面以及多数个晶粒210的背面，如图7所示。此时，可以选择性地使用一种切割刀(未在图中表示)，在高分子材料层60的表面上形成多数条切割道220，其中每一条切割道602的深度为0.5—1密尔(mil)，而切割道602的宽度则为5至25微米。在一较佳实施例中，切割道602可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。

紧接着，将衬底30与高分子材料层60分离，例如将衬底30与高分子材料层60一起放入去离子水的槽中，使衬底30与高分子材料层60分离，以形成一个封装体。此封装体环覆每一颗晶粒210的四个面，并且曝露出每一颗晶粒210的主动面上多数个图案化的金属线段50以及每一晶粒210的下表面。在本实施例中，由于封装体的相对于晶粒210的主动面的表面上有多数条切割道602，因此，当高分子材料层60与衬底30剥离后，封装体上的应力会被这些切割道602所形成的区域所抵消，故可有效地解决封装体翘曲的问题。

接着，请参考图8，形成一保护层70于封装体的上表面，用以覆盖每一颗晶粒210的主动面上的已曝露的焊垫212及多数个图案化的金属线段50；然后，再使用半导体工艺，例如：显影及蚀刻，移除部份保护层70，将多数个图案化的金属线段50的另一端的表面曝露出来；接着，将多数个导电元件80与已曝露出来的多数个图案化的金属线段50的另一端的表面形成电性连接，如图9所示，其中此导电元件80可以是金属凸块(metal bump)或是锡球(solder ball)。然后，即可进行最后的晶粒切割，以完成封装工艺，如图10。

此外，如图11所示，在本实施例中，为了增加整个封装结构的散热效率，因此，在晶粒210的背面是形成一散热装置90，如散热鳍片(fin)，而在晶粒210的背面与散热装置90之间还包含一导电胶92用以电性连接及固定散热装置90在晶粒210的背面上。

在上述实施例中，形成平坦化的高分子材料层60的方式可以选择使用注模方式(molding process)来形成。此时，将一模具装置500先覆盖至衬底30上，并且使模具装置500与晶粒210的保持接触在一起，然后将一种模流材料60，例如环氧树脂的模封材料(Epoxy Molding Compound；EMC)，注入模具装置500中，使得高分子材料层60形成一平坦化的表面，且高分子材料层60填满于晶粒210之间，并环覆每一颗晶粒210。由于使用注模方式的后的制造过程与前述方式相同，故不再赘述。

接着，本发明揭露另一实施例，在本实施例中，是使用一种具有多数个凸出肋(rib)610的模具装置600，以平坦化形成在衬底30及部份晶粒210上的高分子材料层60，如图12所示。当此具有多数个凸出肋(rib)610的模具装置600与每一颗晶粒210的背面接触在一起后，可以使得高分子材料层60填满于晶粒210之间，如图12所示。接着，在完成填满高分子材料层60的程序后，可以选择性地对平坦化的高分子材料层60进行一烘烤程序，以使高分子材料层60固化。再接着，进行脱模程序，将具有多数个凸出肋610的模具装置600与固化后的高分子材料层60分离，在高分子材料层60的表面上裸露出多数条由凸出肋610所形成的多数条渠道620，如图13所示。

接着，将衬底30与粘着层50及高分子材料层60分离，其分离的分式以及的后封装结构的制造过程与前述方式相同，故不再赘述。在此要强调的是，于此具体实施例中，封装体环覆每一颗晶粒210的四个面，并且曝露出每一颗晶粒210的主动面上多数个焊垫212上的多数个图案化的金属线段50，而在相对于晶粒210的主动面的背面侧的封装体的表面上则有多数条渠道620，如图14所示。由于封装体上的应力会被多数渠道620所抵消，故可有效地解决封装体翘曲的问题。接着，形成一保护层70于封装体的上表面，用以覆盖每一颗晶粒210的主动面上的已曝露的多数个焊垫212及多数个图案化的金属线段50；然后，再使用半导体工艺，例如：显影及蚀刻，移除部份保护层70，将多数个图案化的金属线段50的另一端的表面曝露出来，再接着，将多数个导电元件80与已曝露的多数个图案化的金属线段50的另一端的表面形成电性连接，如图15所示。

最后，进行封装体的切割，以完成晶粒210的封装工艺，如同前述图10所示。同样地，为了增加整个封装结构的散热效率，因此，在晶粒210的背面是形成一散热装置90，如散热鳍片(fin)，特别要强调的是，本实施例中的每一晶粒的背面虽被高分子材料所包覆，但其背面可以控制在非常薄的厚度，例如：小于1mm；甚至可以将模具与每一晶粒的背面接触在一起，使得每一晶粒的背面曝露。然而，无论每一晶粒的背面是否被高分子材料包覆，本发明均可而在晶粒210的背面与散热装置90之间还包含一导电胶92用以电性连接及固定散热装置90在晶粒210的背面上，如同前述图11所示。

同时，在本实施例中，形成平坦化的高分子材料层60的方式，也可以选择使用注模方式(moldingprocess)来形成。此时，将一具有多数个凸出肋610的模具装置600先覆盖至衬底30上，并且使模具装置600与晶粒210的保持接触在一起，然后将模流材料60注入模具装置600中，使得模流材料60填满于晶粒210之间并形成一平坦化的表面。由于使用注模方式的后的制造过程，例如形成保护层70、将多数个导电元件80电性连接至每一图案化的金属线段50的另一端上以及切割封装体以形成多数颗完成封装的晶粒的过程，还有于每一封装的晶粒的背面上再形成一散热装置90等，均与前述的实施例相同，故不再赘述。

虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习相像技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定的为准。