突发中刷新或字线改变时性能不降低的半导体存储器器件

摘要

本发明提供了一种突发中刷新或字线改变时性能不降低的半导体存储器器件。在其中使用存储器核心执行突发操作的半导体存储器器件具有读/写触发信号发生电路和读/写信号发生电路。在突发操作期间，读/写触发信号发生电路从预定的定时信号生成读/写信号请求。读/写信号发生电路从读/写触发信号发生电路接收输出信号，并且在恰好在该输出信号的接收之前的核心操作完成且随后的行侧激活完成之后，输出读/写信号。