高速链路信号完整性评估方法、系统、终端及存储介质

摘要

本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，包括：设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；计算所述标准损耗值与规范损耗值的损耗差值；根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值。