一种基于Zynq FPGA的光束平差法硬件加速器

摘要

本发明公开基于Zynq FPGA的光束平差法硬件加速器，光束平差法中的舒尔消除、雅各比矩阵更新和成本函数计算部分在Zynq的PL端通过电路设计实现，其他部分在Zynq的PS端通过软件编程实现；加速器PL端根据算法拆分两个硬件电路，舒尔消除使用单独硬件，雅各比矩阵更新和成本函数计算共享同一硬件；加速器内部电路形成不同的计算单元，计算单元之间采用FPGA片上双端口RAM进行数据传递，计算单元内部采用有限状态机，通过状态的转换来控制每步数据的读入、读出和存储；雅各比矩阵更新和成本函数计算模块通过采用解析微分和自动微分相结合的方式求取雅各比矩阵并同时计算成本函数。本发明可大幅降低BA计算能量消耗。