一种面向量子shor算法的仿真方法及装置

摘要

本发明公开了一种面向量子shor算法的仿真方法及装置，应用于主机端，可以将待分解数与随机数发送至FPGA端，以使所述FPGA端根据所述待分解数与所述随机数进行量子仿真处理获得与待求量子态中的周期有关的测量参数，其中，所述随机数与所述待分解数互质，且所述随机数小于所述待分解数；根据所述测量参数进行连分式展开，获得所述待求量子态中的周期；根据所述周期，获得所述待分解数的各分解参数。本发明通过FPGA端运行量子计算中的量子仿真处理部分，主机端运行量子计算中的常规计算处理部分的技术手段，降低仿真过程的延迟，提升了仿真效率。