基于非易失器件的通用逻辑综合方法及装置

摘要

本发明公开了一种基于非易失器件的通用逻辑综合方法及装置，其中，该方法包括：获取基础逻辑门描述文件和电路描述文件，将基础逻辑门描述文件和电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；根据映射规则生成器和基础逻辑门描述文件生成逻辑门位置约束关系，以逻辑门位置约束关系、基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果。该方法可以对任何非易失基本逻辑实现方案进行逻辑综合，在逻辑实现层面考虑物理内存限制及延时、能效优化，并进一步对逻辑综合工具的运行时间进行加速优化。