一种DDS上变频后驱动锁相环的频率综合器

摘要

本发明公开了一种DDS上变频后驱动锁相环的频率综合器，它包括DDS电路（5）和锁相环电路（7），高稳晶振（1）输出端与第一3dB功分器（2）输入端连接，第一3dB功分器（2）输出端分别与第一直接倍频电路（3）和第二直接倍频电路（4）的输入端连接，第一直接倍频电路（3）和FPGA控制电路（8）的输出端分别与DDS电路（5）输入端连接，第二直接倍频电路（4）和DDS电路（5）输出端分别与混频滤波电路（6）输入端连接，混频滤波电路（6）输出端与锁相环电路（7）输入端连接；解决了现有技术采用DDS直接驱动锁相环或将DDS上变频再分频后驱动锁相环存在的高杂散、高相位噪声、结构尺寸和功耗高超标等问题。