一种高速低延迟数据采集累加器及其运行方法

摘要

本发明公开了一种高速低延迟数据采集累加器及其运行方法，包括高速数据输入模块和大规模现场可编程门阵列模块，其特征在于：所述高速数据输入模块包括模数转换模块，用于将需要处理的模拟信号转化为数字信号；所述大规模现场可编程门阵列模块由寄存器单元、累加器单元、数据选择单元、双口RAM单元、控制单元和FIFO单元组成。本发明提供的一种高速低延迟数据采集累加器及其运行方法，利用了大规模现场可编程门阵列内部丰富的资源以及其高速并行处理的能力，处理速度非常快，能实现高速数据采集和大量数据累加处理功能并行运行，同步输出累加数据，具有较低的延迟，能提高DTS系统响应时间，并利于空间分辨率指标提高。