4倍内插积分梳状CIC滤波器高速并行算法

摘要

本发明涉及一种4倍内插积分梳状CIC滤波器高速并行算法，将串行高速率数据的内插滤波用多路并行结构来实现，采用FPGA设计中面积换速度的转换原则，增加使用了乘法器，结构看似复杂，但是4路数据并行处理的方法却可以使乘法器和加法器均在原速率的四分之一的速率下进行运算，这就有效地提高了内插滤波器的工作速度。