用于时间交错式逐次逼近模数转换器的异步时钟生成

摘要

一种时钟发生器(500)，包括：第一输入(502)，用以接收全局时钟信号(216)；第二输入(504)，用以接收完成信号(516)；第三输入(506)，用以从比较器(212)接收转换循环中的差分输出(116、312、314)。时钟发生器(500)还包括逻辑电路(508)，逻辑电路(508)被配置为至少部分地基于全局时钟信号(216)和差分输出(116、312、314)生成控制时钟信号(226)，以及将控制时钟信号(226)提供给比较器(212)用于下一个转换循环。逻辑电路(508)还被配置为响应于完成信号(516)禁用控制时钟信号(226)，完成信号(516)指示转换阶段中所需转换循环的完成。