首页> 外文OA文献 >Research on the 32-bit RISC Design、Verification and Application
【2h】

Research on the 32-bit RISC Design、Verification and Application

机译:32位RISC设计,验证与应用研究

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

本课题研究目的是开发RENESAS公司的SH-2兼容微控制器、提出针对RISC微控制器的有效验证流程,并进行AC’97音频编解码的SOC应用方案研究。本文通过研究CPU设计方法并参考多种RISC流水线架构,设计出完全兼容SH-2的RISC微控制器,其特点是具备RISC形式指令集,16个32位通用寄存器,所有指令16位定长,基于5级流水线结构,一般指令可单周期完成。该RISC具有32位内外部总线结构,大大提高数据处理能力,具备一定的DSP功能。本文把算法转硬件方法和RISC设计相结合,把设计分为纯行为阶段,混合模式,纯结构设计三个阶段。在完成RISC设计后,本文进一步研究验证的基本理论与方法,并...
机译:本课题研究目的是开发RENESAS公司的SH-2兼容微控制器、提出针对RISC微控制器的有效验证流程,并进行AC’97音频编解码的SOC应用方案研究。本文通过研究CPU设计方法并参考多种RISC流水线架构,设计出完全兼容SH-2的RISC微控制器,其特点是具备RISC形式指令集,16个32位通用寄存器,所有指令16位定长,基于5级流水线结构,一般指令可单周期完成。该RISC具有32位内外部总线结构,大大提高数据处理能力,具备一定的DSP功能。本文把算法转硬件方法和RISC设计相结合,把设计分为纯行为阶段,混合模式,纯结构设计三个阶段。在完成RISC设计后,本文进一步研究验证的基本理论与方法,并...

著录项

  • 作者

    许伟坚;

  • 作者单位
  • 年度 2005
  • 总页数
  • 原文格式 PDF
  • 正文语种 zh_CN
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号