首页> 外文OA文献 >Robust and Energy-Efficient Ultra-Low-Voltage Circuit Design under Timing Constraints in 65/45 nm CMOS

【2h】

Robust and Energy-Efficient Ultra-Low-Voltage Circuit Design under Timing Constraints in 65/45 nm CMOS

机译：65/45 nm CmOs时序约束下的鲁棒节能超低电压电路设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
David Bol;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Robust and Energy-Efficient Ultra-Low-Voltage Circuit Design under Timing Constraints in 65/45 nm CMOS [J] . David Bol Journal of Low Power Electronics and Applications . 2011,第1期

机译：65/45 nm CMOS时序约束下的鲁棒且节能高效的超低压电路设计
2. An energy-efficient and ultra-low-voltage power oscillator in CMOS 65 nm [J] . Saheb Zina, El-Masry Ezz Analog Integrated Circuits and Signal Processing . 2019,第1期

机译：CMOS 65 NM中的节能和超低电压功率振荡器
3. Temperature Variation Insensitive Energy-Efficient CMOSCircuits design in 65 nm Technology [J] . Salendra.Govindarajulu, Dr. T.Jayachandra Prasad International Journal of Engineering Science and Technology . 2010,第6期

机译：65 nm技术中温度变化不敏感的节能CMOS电路设计
4. Process and design optimization of a protection scheme based on NMOSFETs with ESD implant in 65nm and 45nm CMOS technologies [C] . Chatty K., Alvarez D., Gauthier R., Annual International EOS/ESD Symposium . 2007

机译：基于NMOSFET的保护方案的过程和设计优化在65nm和45nm CMOS技术中具有ESD植入物的NMOSFET
5. Electromagnetic Modeling of Coupled Transmission Lines for Millimeter-Wave/Terahertz Circuits in 65 nm CMOS Technology. [D] . Kirkman-Bey, Monique Danyell. 2014

机译：65 nm CMOS技术中毫米波/太赫兹电路耦合传输线的电磁建模。
6. Small-area and compact CMOS emulator circuit for CMOSanoscale memristor co-design [O] . SangHak Shin, Jun-Myung Choi, Seongik Cho, 2013

机译：用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
7. Robust and Energy-Efficient Ultra-Low-Voltage Circuit Design under Timing Constraints in 65/45 nm CMOS [O] . David Bol 2011

机译：65/45 nm CmOs时序约束下的鲁棒节能超低电压电路设计

Robust and Energy-Efficient Ultra-Low-Voltage Circuit Design under Timing Constraints in 65/45 nm CMOS

著录项

引文网络

相似文献

相关主题

期刊订阅