机译:65 nm CMOS工艺中的金属层电容器及其在低泄漏电源轨ESD钳位电路中的应用
机译:采用65nm低压CMOS工艺的新型低泄漏电源轨ESD钳位电路
机译:2个$ times $ VDD耐压电源轨ESD钳位电路的新设计,用于采用65 nm CMOS技术的混合电压I / O缓冲器
机译:采用65nm CMOS技术的低泄漏,混合ESD电源钳位
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:65-NM CMOS工艺中的新型静电触发电源轨ESD钳电路的设计