An Efficient High Speed Design of 16-Bit Sparse-Tree RSFQ Adder

机译：16位稀疏树RsFQ加法器的高效设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
G. Sridhar; A. Shankar;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An Efficient High Speed Design of 16-Bit Sparse-Tree RSFQ Adder [J] . G. Sridhar, A. Shankar International Journal of Engineering Research and Applications . 2014,第9期

机译：16位稀疏树RSFQ加法器的高效高速设计
2. Comparative Design of 16-Bit Sparse-Tree Rsfq Adder [J] . S. Saddam Hussain, S. Mahaboob Basha International Journal of Engineering Research and Applications . 2014,第6期

机译：16位稀疏树Rsfq加法器的比较设计
3. Comparative Design of 16-Bit Sparse-Tree Rsfq Adder [J] . S. Saddam Hussain, S. Mahaboob Basha International Journal of Engineering Research and Applications . 2014,第6期

机译：16位稀疏树Rsfq加法器的比较设计
4. Design of Low Power and High-Speed 16-bit Square Root Carry Select Adder using AL [C] . Archit Bajpai, A.R. Anurag, G. Shakthivel, 2018 3rd International Conference on Circuits, Control, Communication and Computing . 2018

机译：利用AL设计低功耗高速16位平方根进位选择加法器
5. Analysis and design of dynamic current mode logic circuits for high-speed adders and array multipliers. [D] . Rego, Vernon Godfrey. 2002

机译：高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
6. Design of Efficient Full Adder in Quantum-Dot Cellular Automata [O] . Bibhash Sen, Ayush Rajoria, Biplab K. Sikdar 2013

机译：量子点元胞自动机中高效全加器的设计
7. Comparative Design of 16-Bit Sparse-Tree Rsfq Adder [O] . S. Saddam Hussain, S. Mahaboob Basha 2014

机译：16位稀疏树Rsfq加法器的比较设计
8. Design and Demonstration of a 30 GHz 16-bit Superconductor RSFQ Microprocessor. [R] . Dorojevets, M. 2015

机译：30 GHz 16位超导RsFQ微处理器的设计和演示。

An Efficient High Speed Design of 16-Bit Sparse-Tree RSFQ Adder

著录项

引文网络

相似文献

相关主题

期刊订阅